


Chapter 3 MOSFET

1

3.1 Introduction

半导体分类



2

3.1 Introduction

双极晶体管 (Bipolar Transistor)

参加工作的不仅有少数载流子(Minority carrier), 故统称为双极晶体管;

场效应晶体管(Field Effect Transistor)

利用改变垂直于导电沟道的电场强度来控制电压控制型、由多数载流子参与导电的器件;

MOSFET	BJT
电场调节作用 ($E \uparrow \rightarrow \sigma \uparrow \rightarrow I_D \uparrow$)	少子注入 $\rightarrow$ 扩散 $\rightarrow$ 收集
多子作用 (多子器件)	少子作用 (少子器件)
一种载流子 (单极)	两种载流子 (双极)
输入阻抗高 ($MOS \rightarrow$ 绝缘体 $> 10^9 \Omega$)	输入阻抗低 (pn 结正偏, 共射 $\sim k\Omega$)
电压控制器件	电流控制器件
噪声低, 抗辐射能力强	$\sim \tau_{少子} \sim N_D$
工艺要求高 ($\sim Q_{SS}$)	工艺要求低
频率范围小, 功耗低	高频, 大功率
集成度高	集成度低

FET与BJT的对

	FET	BJT
控制方式	电压控制	电流控制
导电载流子	多子	多子+少子

驱动简单

开关速度快

开关速度慢

驱动复杂

3

3.1 Introduction

场效应晶体管分类:

结型栅场效应晶体管 (JFET)

利用 PN 结势垒区宽度随反向电压的变化来控制导电沟道的截面积, 从而控制器件导电能力。

肖特基势垒栅场效应晶体管 (MESFET)

利用肖特基势垒区宽度随反向电压的变化来控制导电沟道的截面积。

绝缘栅场效应晶体管 (IGFET 或 MOSFET)

Field Effect Transistor
场效应晶体管
(FET)


FET	IGFET (MOSFET) 绝缘栅型	{	增强型	{	N沟道
				P沟道	
	JFET 结型	{	耗尽型	{	N沟道
				P沟道	
	MESFET 肖特基势垒型				(耗尽型)

4

3.1 Introduction



➤ MOSFET的分类



NMOS			PMOS		
模拟电路	数字电路	简化	模拟电路	数字电路	简化

5

5

3.1 Introduction



➤ MOSFET分类

n沟道增强型MOSFET (E型: Enhancement)	n沟道耗尽型MOSFET (D型: Depletion)
零栅压时不存在反型沟道 $V_{TN} > 0$	零栅压时已存在反型沟道 $V_{PN} < 0$
图1 N沟道增强型MOSFET结构和电气符号	图2 N沟道耗尽型MOSFET结构和电气符号

灰色部分可以理解为两种材料界面或空间电荷区，一般书中不画

6

6

3.1 Introduction



➤ MOSFET分类

由于氧化层中正电荷及功函数差等关系，N型无论怎样掺杂都不能做出耗尽管，这时需要掺些P型杂质

p沟道增强型MOSFET (E型: Enhancement)	p沟道耗尽型MOSFET (D型: Depletion)
零栅压时不存在反型沟道, $V_{TP} < 0$	零栅压时已存在反型沟道, $V_{TP} > 0$
图1 P沟道增强型MOSFET结构和电气符号	图2 P沟道耗尽型MOSFET结构和电气符号

7

7

3.1 Introduction



➤ FET Characteristics:

- ① High input impedance (输入阻抗高);
- ② Good thermal stability (热稳定性好);
- ③ Small noise (噪声较小);
- ④ Fast switch speed (没有少子存储效应, 开关速度快);
- ⑤ Good transconductance stability (大电流情况下, 跨导稳定性好);
- ⑥ Low power consumption (功耗低);
- ⑦ Easy manufacture (制造工艺简单)。

8


8

3.2 MOSFET结构及工作原理



➤ MOSFET结构(N沟道):

MOSFET基本上是一种左右对称的拓扑结构, 在P型衬底上生成一层SiO₂绝缘层薄膜, 然后用光刻工艺扩散两个高掺杂的N型区, 从N型区引出电极。



9

3.2 MOSFET结构及工作原理





➤ MOSFET结构(N沟道)

- ① 4端器件: 源(S)、栅(G)、漏(D)、体(B)
- ② 3个区: 源区、沟道区、漏区
- ③ 3层结构: 金属栅(硅栅)、氧化层、硅衬底(体区)

4端器件:

S: Source 提供载流子的终端;
D: Drain 收集载流子的终端;
G: Gate, 起控制(开关)作用;
B: Body, 衬底体区, 衬底电极。



10



3.2 MOSFET结构及工作原理



➤ MOSFET结构

- ① 水坝的栅门→栅极(Gate)
- ② 水坝的水源→源极(Source)
- ③ 水坝的出水口→漏极(Drain)。
- ④ 水坝的水流→电流

电流的大小跟栅极的电位电场有关, 所以此类的晶体管称为**场效晶体管**。




11

11

3.2 MOSFET结构及工作原理



➤ MOSFET版图结构



12

3.2 MOSFET结构及工作原理



► MOSFET的特点

- ① Gate~Source间**无直流电流通路**，功耗低，输入电阻高，这是MOSFET与Bipolar的主要区别；
- ② NMOS衬底接电路中最低电位，通常PMOS衬底接电路中最高电位，保证所有源/漏极的**pn结反偏**，防止产生衬底漏电流；
- ③ Drain与Source在物理构造上无区别，完全对称。但为了电路设计上的方便，通常把提供载流子的一端称为**源极**(Source)，而把收集载流子的一端称为**漏极**(Drain)。NMOS中连接低电压的端子为源极(载流子为电子)，PMOS中连接高电压的端子为源极(载流子为空穴)。

13


13

3.2 MOSFET结构及工作原理



► N阱及PMOS

为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直于衬底的额外电流源区、漏区以及沟道和衬底间必须形成反偏的PN结隔离；因此，NMOS管的衬底端(**B**)必须接到系统的最低电位点(例如“地”)，而PMOS管的衬底端(**B**)必须要接到系统的最高电位点(例如正电源 V_{DD})。衬底的连接如图所示。



14


14

3.2 MOSFET结构及工作原理



► CMOS结构

- ① 在CMOS管中，NMOS管和PMOS管制作在同一P型衬底上(**N阱工艺**)，因此必须为PMOS管做一个称之为“阱(Well)”的“局部衬底”；
- ② 所有的NMOS具有同一P型衬底，接电路中最低电位(接地)。



CMOS管N阱中的PMOS

15


15

3.2 MOSFET结构及工作原理



► CMOS结构

- ③ PMOS处于各自独立的N-Well中，N-Well(即PMOS的衬底)可接任何正电位；在大多数电路中(例如数字电路)，N-Well与最正的电源相连接；
- ④ Salicide(硅化物)用于减小D、G、S、B区的电阻；在衬底端(**B**)，Salicide与 n^+ 或 p^+ 形成**欧姆接触**，以消除肖特基二极管效应(金属与轻掺杂的n或p型半导体直接接触时产生)



CMOS管N阱中的PMOS

16


16

3.2 MOSFET结构及工作原理



► Deep N-Well结构

- ① A solution to realize NMOS transistors with separate bulks;
- ② Advantages:
 - Can realize independent B for each NMOS;
 - Improved performances due to reduced cross-talks;
- ③ Disadvantages:
 - Larger circuit area (Layout overhead);
 - Higher cost (Additional mask)。




17

17

3.2 MOSFET结构及工作原理



► MOSFET结构



FOX (field-oxide), SiO₂, 用于电气上隔离MOS器件。

为了提高可靠性，多晶硅栅的Contact不放置在栅区域上面。

尽可能用多个Contact，以减小接触电阻，使电流均匀。另外对防止Latch-up也有好处。



18

18

3.2 MOSFET结构及工作原理



► 沟道阻断注入



19

19

3.2 MOSFET结构及工作原理



► 表面场效应

在垂直于半导体表面的电场作用下，半导体表面层中的载流子浓度发生变化，导致表面层导电能力的改变。

- ①反型层: 表面少数子浓度 > 表面多数子浓度
 - ②强反型: 表面少数子浓度 ≥ 体内多数子浓度
 - ③导电沟道: 强反型时漏源之间形成的导电通道
 - ④阈值电压 V_T : 使半导体表面达到强反型时 ($n_s \geq p_0$) 所需的栅源电压;
 - ⑤漏极: 载流子流出沟道
 - ⑥源极: 载流子流入沟道
- (漏源电压总是使载流子由源极流入沟道由漏极流出沟道)


20

20

3.2 MOSFET结构及工作原理



► 半导体施加偏压后的表面状态




21

21

3.2 MOSFET结构及工作原理



1. MOSFET的源极接点作为电压的参考点。当栅极无外加偏压时，源极到漏极电极之间可视为两个背对背相接的p-n结，而由源极流向漏极的电流只有反向漏电流。D-S间总有一个反接的PN结产生垂直向下的电场。




22

22

3.2 MOSFET结构及工作原理



2. 栅压从零增加，表面将由耗尽逐步进入反型状态，产生电子积累。当栅压增加到使表面积累的电子浓度等于或超过衬底内部的空穴平衡浓度时，表面达到强反型，此时所对应的栅压称为阈值电压 V_T 。




23

23

3.2 MOSFET结构及工作原理



3. 强反型时，表面附近出现的与体内极性相反的电子导电层称为反型层(沟道)，以电子导电的反型层称做N沟道。源极与漏极通过这一N型的表面导电沟道相互连结，并可允许大电流流过。沟道的电导可通过栅极电压的变化来加以调节。衬底接点可连接至参考电压或相对于源极的反向偏压，衬底偏压亦会影响沟道电导。



一种典型的电压控制型器件

电流通路——从漏极经过沟道到源极


24

24


3.3 MOS Capacitor

➤ P型衬底上的MOS电容上施加负栅压

负电荷出现在金属板上，因而产生了指向金属板的电场，电场将半导体中的多子空穴推向氧化物-半导体表面。



实际的铝线-SiO₂绝缘层-半导体
M: 约10000Å, O: 250Å, S: 约1mm




25

3.3 MOS Capacitor

➤ P型衬底上的MOS电容上施加负栅压

负电荷出现在金属板上，因而产生了指向金属板的电场，电场将半导体中的多子空穴推向“氧化物-半导体界面”处，形成“空穴积累层”。




26

3.3 MOS Capacitor

➤ P型衬底上的MOS电容上施加小的正栅压

加了小的正栅压($V_G > 0$)的p型衬底MOS电容器的电场，产生空间电荷区。半导体中多子空穴被电场推离氧化物-半导体界面；




27

3.3 MOS Capacitor

➤ P型衬底上的MOS电容上施加大的正栅压($V_G > 0$)

随着正栅压的增大，半导体与氧化物接触的表面处能带继续弯曲，出现导带 E_c 距费米能级 E_F 更近，表面的本征费米能级 E_{Fi} 低于费米能级 E_F ，导带 E_c 比价带 E_v 更接近费米能级 E_F ，呈现出n型半导体特点，从而产生了氧化物-半导体界面处的半导体表面一侧出现电子反型层。




28

3.3 MOS Capacitor



➤ N型衬底的MOS电容器

栅极上施加正电压($V_G > 0$), 产生的电场将半导体内的电子吸引到“氧化物-半导体”的界面处, 在氧化物-半导体界面处的半导体表面一侧出现“**电子堆积层**”。




29

3.3 MOS Capacitor



➤ N型衬底的MOS电容器

栅极上施加小的负电压($V_G < 0$), 产生的电场将半导体内的电子拉离氧化物-半导体界面。




30

3.3 MOS Capacitor



➤ N型衬底的MOS电容上施加大的负栅压($V_G < 0$)

随着**负栅压的增大**, 半导体本征费米能级 E_{Fi} 移至费米能级 E_F 上方, 价带 E_V 比导带 E_C 更接近于费米能级 E_F , 半导体与氧化物接触的界面处呈现出p型半导体特点, 从而产生了氧化物-半导体界面处的半导体表面一侧出现“**空穴反型层**”。



31

3.3 MOS Capacitor



➤ 结论:

- ① 半导体为**P型**时, 栅极加大的**正压**时, 可出现**N型反型层**;
 - ② 半导体为**N型**时, 栅极加大的**负压**时, 可出现**P型反型层**;
- “同种电荷相互排斥, 异种电荷相互吸引”。
- ③ 不论半导体是P型还是N型,
 - a) 栅极加**负压**, 半导体表面的能带**向上弯曲(抬头)**;
 - b) 栅极加**正压**, 半导体表面的能带**向下弯曲(低头)**。

32

3.3 MOS Capacitor




1. 耗尽层宽度(Depletion Layer Thickness)

半导体体内费米能级 E_F 与禁带中心能级 E_{Fi} 之差的电势

$$\phi_{fp} = V_t \ln \left(\frac{N_a}{n_i} \right)$$

表面势 ϕ_s ：是半导体体内 E_{Fi} 与表面 E_{Fi} 之间的势垒高度，是横跨空间电荷层的电势差。因此，空间电荷区宽度 x_d 可采用单边pn结的形式(假设突变耗尽近似成立)，即

$$x_d = \left(\frac{2\epsilon_s \phi_s}{eN_a} \right)^{1/2}$$



33

33


3.3 MOS Capacitor



2. 阈值反型点 (Threshold Inversion Point)

表面处的费米能级 E_{Fs} 远在本征费米能级 E_{Fi} 之上，而半导体内的费米能级则在本征费米能级之下，表面处的电子(少子)浓度 = 体内的空穴(多子)浓度，这种情况称为阈值反型点，所施加的栅电压 V_G 称为阈值电压(V_T)。当外加栅压大于这一值之后，其变化所引起的空间电荷区变化很小。

- ① 栅电压(V_G)=阈值电压(V_T)
- ② $\phi_s = 2\phi_{fn}$
- ③ 表面空间电荷区宽度达到最大值
- ④ 反型层电荷密度为0



34

34

3.3 MOS Capacitor



2. 阈值反型点(Threshold Inversion Point)

① 表面电子(少子)浓度：

$$n = n_i \exp \left(\frac{E_F - E_{Fi}}{kT} \right) = n_i \exp \left(\frac{e\phi_s - e\phi_{fp}}{kT} \right)$$


② 体内空穴(多子)浓度：

$$p = n_i \exp \left(\frac{E_{Fi} - E_F}{kT} \right) = n_i \exp \left(\frac{e\phi_{fp}}{kT} \right)$$

$$\phi_s = 2\phi_{fp}$$

在反型点处，表面空间电荷区最大宽度 x_{dT}

$$x_{dT} = \left(\frac{4\epsilon_s \phi_{fp}}{eN_a} \right)^{1/2}$$



35

35

3.3 MOS Capacitor



➤ 对于n型衬底MOS电容器阈值反型点条件：

① 表面处的空穴浓度 = 体内的电子浓度，所施加的栅电压为阈值电压 V_T ，(即栅电压(V_G)=阈值电压(V_T))；


② $\phi_s = 2\phi_{fn}$ 。

③ 电势 ϕ_{fn} 同样是 E_{Fi} 和 E_F 之间的势垒高度：

$$\phi_{fn} = V_t \ln \left(\frac{N_d}{n_i} \right)$$

④ 在反型点处，表面空间电荷区宽度达到其最大值 x_{dT} 。

$$x_{dT} = \left(\frac{4\epsilon_s \phi_{fn}}{eN_d} \right)^{1/2} \quad \text{此时同样 } e\phi_s = 2e\phi_{fn}$$




36

36

3.3 MOS Capacitor



➤ 最大空间电荷区宽度 x_{dT} 与半导体衬底掺杂浓度的关系



实际器件
参数区间

$$x_{dT} = \left(\frac{4\epsilon_s \phi_{fp}}{eN_a} \right)^{1/2}$$

37

37

3.3 MOS Capacitor



3. 表面电荷浓度 (Surface Charge Density)

导带中的电子浓度为: $n = n_i \exp\left(\frac{E_F - E_{Fi}}{kT}\right)$

对于p型半导体衬底, 电子反型电荷浓度为:


$$n_s = n_i \exp\left(\frac{\phi_{fp}}{V_t}\right) \exp\left(\frac{\Delta\phi_s}{V_t}\right)$$

其中, $\Delta\phi_s$ 是表面电势 ϕ_s 超过 $2\phi_{fp}$ 的部分。则, 电子反型电荷浓度可写为:

$$n_s = n_{st} \exp\left(\frac{\Delta\phi_s}{V_t}\right)$$

其中, 反型临界点的表面电荷密度 n_{st} 为:

$$n_{st} = n_i \exp\left(\frac{\phi_{fp}}{V_t}\right)$$



38

38

3.3 MOS Capacitor




➤ 表面反型层电子密度与表面电势的关系

表面处的电子反型电荷密度(n_s)随着表面电势(ϕ_s)的增加而增大, 表面电势的很小改变就可以使电子浓度迅速增加, 此时空间电荷匹配宽度达到最大值。

$$n_s = \frac{n_i^2}{N_a} \exp\left(\frac{e\phi_s}{kT}\right)$$

实例: $N_a = 3 \times 10^{16} \text{ cm}^{-3}$
 $T = 300 \text{ K}$
 $\phi_{fp} = 0.347 \text{ V}$
 $\phi_{s\text{反型}} = 2\phi_{fp} = 0.695 \text{ V}$
 $n_s = 1 \times 10^{16} \text{ cm}^{-3}$




39

39

3.3 MOS Capacitor



4. 功函数差 (Work Function Differences)



金属的功函数	$W_m \equiv E_0 - E_{Fm} = e\phi_m$
半导体的功函数	$W_s \equiv E_0 - E_{Fs} = e\chi + \frac{E_g}{2} + e\phi_{fp}$
$e\chi$: 二氧化硅的电子亲和能 $e\chi$: 硅的电子亲和能 ϕ_m : 金属的功函数 E_{Fm} : 金属的费米能级 E_g : SiO_2 的禁带宽度	
金属与半导体的功函数差 (电势表示) $\phi_{ms} \equiv \frac{W_m - W_s}{e}$ $= \phi_m - \left(\chi + \frac{E_g}{2e} + \phi_{fp} \right)$	

绝缘体不允许电荷在金属和半导体之间进行交换

40


40

3.3 MOS Capacitor



功函数差 (MOS结构的能带图)

条件：零栅压，热平衡




41

3.3 MOS Capacitor



功函数差: 计算公式



内建电势差:

功函数差

$$V_{bi} = -V_{ox0} - \phi_{s0} = \phi_{ms}$$

$$\phi_{ms} = \phi_m' - \left(\chi' + \frac{E_g}{2e} + \phi_{fp} \right)$$

$$= -(V_{ox0} + \phi_{s0})$$

Al-SiO₂: $\phi_m' = 3.20\text{V}$
 Si-SiO₂: $\chi' = 3.25\text{V}$
 Si: $E_g = 1.1\text{eV}$
 Al-SiO₂-Si: $\phi_{fp} = 0.228\text{V}$
 ($T = 300\text{K}, N_a = 10^{14}\text{cm}^{-3}$)
 $\phi_{ms} = -0.83\text{V}$

42

3.3 MOS Capacitor




n^+ 掺杂多晶硅栅(P-Si)的金属-半导体功函数差:

$$\phi_{ms} = \left[\chi' - \left(\chi' + \frac{E_g}{2e} + \phi_{fp} \right) \right] = - \left(\frac{E_g}{2e} + \phi_{fp} \right) < 0$$

近似相等

简并: Degenerate 退化, 衰退

n^+ 掺杂至简并




43

3.3 MOS Capacitor



功函数差: p^+ 掺杂多晶硅栅(P-Si)

$$\phi_{ms} = \left[\left(\chi' + \frac{E_g}{2e} \right) - \left(\chi' + \frac{E_g}{2e} + \phi_{fp} \right) \right] = \left(\frac{E_g}{2e} - \phi_{fp} \right) \geq 0$$



44


3.3 MOS Capacitor

功函数差: n型衬底情形

$$\phi_{ms} = \phi'_m - \left(\chi' + \frac{E_g}{2e} - \phi_{fn} \right)$$

负栅压的大小

金属栅和N型衬底的MOS电容



45


3.3 MOS Capacitor

功函数差: 与掺杂浓度的关系

同样栅电极材料下的 ϕ_{ms}
n型衬底 > p型衬底

同样衬底材料下的 $|\phi_{ms}|$
n型Si: $p^+poly > Au > n^+poly > Al$
p型Si: $n^+poly > Al > p^+poly > Au$

对多数应用 (n^+poly, Al)
 $\phi_{ms} < 0$



46

3.3 MOS Capacitor

MOS结构中半导体表面能带弯曲的动因

- ① 半导体与金属之间存在功函数差;
- ② 氧化层中存在净的空间电荷;
- ③ 金属与半导体之间加有电压(栅压)。

平带条件

在平带条件下, Si-SiO₂界面处衬底的能带边(E_C 和 E_V)是平的。在平带情况下的偏压记为 V_{FB} , 称为平带电压, 它的值是结构两端Fermi能级的差。

$$V_{FB} = \psi_g - \psi_s$$

其中, ψ_g 和 ψ_s 分别是栅的功函数及半导体的功函数, 单位均为伏特。(功函数是 E_0 与 E_F 的差)





图 5.3 (a) 多晶硅栅-氧化物-半导体电容; (b) 没有偏压时的能带图



47


3.3 MOS Capacitor

5. 平带电压(Flat-Band Voltage)

定义: 当半导体内没有能带弯曲时所施加的栅压, 此时净空间电荷为零。由于功函数差和在氧化物中可能存在的陷阱电荷, 此时穿过氧化物的电压不一定为零。

$$V_G = V_{FB} + \phi_s + V_{ox}$$

- ① 当 $V_G = V_{FB}$ 时, $\phi_s = V_{ox} = 0$;
- ② 当 $V_G \neq V_{FB}$ 时, $\phi_s \neq 0$ 且 $V_{ox} \neq 0$, V_G 和 V_{FB} 的差一定是由 ϕ_s 和 V_{ox} 带来的。



48

3.3 MOS Capacitor

5. 平带电压(Flat Band Voltage)

① 零栅压时: $V_{ox0} + \phi_{s0} = -\phi_{ms}$

② 加载一定的栅压时, 通过栅氧化层的势差和表面势就会发生变化, 上式可写出:

$$\begin{aligned} \text{栅电压 } V_G &= \Delta V_{ox} + \Delta \phi_s \\ &= (V_{ox} - V_{ox0}) + (\phi_s - \phi_{s0}) \\ &= V_{ox} + \phi_s + \phi_{ms} \end{aligned}$$

平带时, 半导体中的净电荷为0且 $\phi_s = 0$

$$\begin{aligned} \text{电中性条件 } Q'_m + Q'_{ss} &= 0 \\ V_{ox} &= \frac{Q'_m}{C_{ox}} = -\frac{Q'_{ss}}{C_{ox}} \end{aligned}$$


平带电压为

$$\begin{aligned} \text{平带电压} \\ V_{FB} &= V_G|_{\phi_s=0} \\ &= \phi_{ms} - \frac{Q'_{ss}}{C_{ox}} \end{aligned}$$

若 $\phi_{ms} < 0$, 则 $V_{FB} < 0$
(Q'_{ss} 恒 > 0)

$$V_G = V_{FB} = \phi_{ms} - \frac{Q'_{ss}}{C_{ox}}$$

单位面积电荷数
单位面积的栅氧化层电容



49

3.3 MOS Capacitor

6. 阈值电压 (Threshold Voltage):

达到阈值反型点时所需的栅压。

➤ 阈值电压公式

$$\text{栅电压 } V_G = V_{ox} + \phi_s + \phi_{ms}$$

表面势 = 费米势的2倍

$$\text{电中性条件 } Q'_m + Q'_{ss} = |Q'_{SD}|$$

$$\text{栅氧化层电压 } V_{ox} = \frac{Q'_m}{C_{ox}} = \frac{|Q'_{SD}|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}}$$

忽略反型层电荷

阈值电压

$$V_{TN} = V_G|_{\phi_s=2\phi_{fp}} = V_{ox}|_{\phi_s=2\phi_{fp}} + 2\phi_{fp} + \phi_{ms}$$

$$= \frac{|Q'_{SDmax}|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + 2\phi_{fp} + \phi_{ms}$$

$$= \frac{|Q'_{SDmax}|}{C_{ox}} + V_{FB} + 2\phi_{fp}$$

$$|Q'_{SDmax}| = eN_a x_d T$$


= f(半导体掺杂浓度, 氧化层电荷, 平带电压, 栅氧化层电容)

50

50

3.3 MOS Capacitor

➤ 阈值电压与掺杂/氧化层电荷的关系



Q'_{ss} 越大, 则 V_{TN} 的绝对值越大;

N_a 越高, 则 V_{TN} 的值(带符号)越大。

N_a 很小时, V_{TN} 随 N_a 的变化缓慢, 且随 Q'_{ss} 的增加而线性增加;

N_a 很大时, V_{TN} 随 N_a 的变化剧烈, 且与 Q'_{ss} 的相关性变弱。


51

51

3.3 MOS Capacitor

➤ 阈值电压: 导通类型

为了得到增强型的器件, p型半导体必须被一定程度地重掺杂。



$V_{TN} > 0$

MOSFET为增强型

$V_G = 0$ 时未反型, 加有正栅压时才反型

$V_{TN} < 0$

MOSFET为耗尽型

$V_G = 0$ 时已反型, 加有负栅压后才能脱离反型

52

52

3.3 MOS Capacitor



➤ 阈值电压：n型衬底情形


$$V_{TP} = (-|Q'_{SD}(\max)| - Q'_{ss}) \left(\frac{t_{ox}}{\epsilon_{ox}} \right) + \phi_{ms} - 2\phi_{fn}$$

其中： $\phi_{ms} = \phi'_m - \left(\chi' + \frac{E_g}{2e} - \phi_{fn} \right)$

$$|Q'_{SD}(\max)| = eN_d x_{dT}$$

$$x_{dT} = \left\{ \frac{4\epsilon_s \phi_{fn}}{eN_d} \right\}^{1/2}$$

$$\phi_{fn} = V_i \ln \left(\frac{N_d}{n_i} \right)$$



53

3.3 MOS Capacitor



➤ n型衬底与p型衬底的比较

p型衬底MOS结构

费米势	$\phi_{fp} = V_i \ln \left(\frac{N_d}{n_i} \right)$
表面耗尽层最大厚度	$x_{dT} = \left(\frac{4\epsilon_s \phi_{fp}}{eN_d} \right)^{1/2}$
单位面积表面耗尽层电荷	$ Q'_{SD}(\max) = eN_d x_{dT}$
单位面积栅氧化层电容	$C_{ox} = \epsilon_{ox} / t_{ox}$
平带电压	$V_{FB} = \phi_{ms} - Q'_{ss} / C_{ox}$
金属-半导体功函数差	$\phi_{ms} = \phi'_m - \left(\chi' + \frac{E_g}{2e} + \phi_{fp} \right)$
阈值电压	$V_{TH} = \frac{ Q'_{SD}(\max) }{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} + 2\phi_{fp}$
阈值电压典型值	$V_{TH} = 0.5 \sim 0.7V$

n型衬底MOS结构

费米势	$\phi_{fn} = V_i \ln \left(\frac{N_d}{n_i} \right)$
表面耗尽层最大厚度	$x_{dT} = \left(\frac{4\epsilon_s \phi_{fn}}{eN_d} \right)^{1/2}$
单位面积表面耗尽层电荷	$ Q'_{SD}(\max) = eN_d x_{dT}$
单位面积栅氧化层电容	$C_{ox} = \epsilon_{ox} / t_{ox}$
平带电压	$V_{FB} = \phi_{ms} - Q'_{ss} / C_{ox}$
金属-半导体功函数差	$\phi_{ms} = \phi'_m - \left(\chi' + \frac{E_g}{2e} - \phi_{fn} \right)$
阈值电压	$V_{TP} = -\frac{ Q'_{SD}(\max) }{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} - 2\phi_{fn}$
阈值电压典型值	$V_{TP} = -0.4 \sim -0.7V$

54

54

3.4 C-V Characteristics




➤ MOS电容的C-V特性

测量MOS结构的电容-电压(C-V)特性，是确定栅氧化层、衬底掺杂浓度、阈值电压即平带电压的常用的有效方法。

测量电源：MOS外加栅压，在直流电压上叠加一交流小信号电压；

直流电压：决定器件工作点，调整大小使MOS先后处于堆积、平带、耗尽、本征、反型等几种状态；

交流电压：幅值比较小，不改变S的状态



55

3.4 C-V Characteristics



➤ MOS电容结构是MOSFET的核心，器件的电容C定义为：

$$C = \frac{dQ}{dV} = f(V)$$

其中 dQ 为电极板上电荷的微分变量，它是穿过电容的直流电压的微分变量的函数。这时的电容是小信号或称ac变量，可通过在所加直流栅压上叠加一交流电压测量出。

➤ MOS电容“理想的”C-V特性

MOSFET的栅极电容的特性与栅极上所加的电压紧密相关，这主要是因为半导体的表面状态随栅极电压的变化；MOS电容有三种工作状态：**堆积**、**耗尽**和**反型**。(所谓的“**理想**”C-V特性是指假设栅氧化层中和栅氧化层-半导体界面处均**无陷阱电荷**)


56

56


3.4 C-V Characteristics

a) 堆积(积累)状态 (Accumulation mode)

当 $V_G < 0$, 栅极上的负电荷吸引衬底中的空穴趋向Si的表面, 在栅氧化层-半导体界面处产生了**空穴堆积层**。栅极和高浓度空穴堆积层分别构成平板电容器的两个极板。微小的电压微分变量将导致金属栅和空穴堆积电荷的微分变量发生变化。堆积模式时MOS电容器的单位面积电容 C' 就是栅氧化层电容:



$$C'(\text{acc}) = C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$




57

3.4 C-V Characteristics

b) 平带状态

当所加栅压正好等于平带电压 V_{FB} , 使半导体表面能带无弯曲。平带情形发生在堆积和耗尽模式之间, 平带时的电容为:

$$C'_{FB} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right) \sqrt{\left(\frac{kT}{e}\right) \left(\frac{\epsilon_s}{eN_a}\right)}}$$



58

3.4 C-V Characteristics


➤ 耗尽状态(Depletion mode)

施加微小的正偏压时, 产生了空间电荷区, 栅氧化层电容与耗尽层电容串联; 电压的微分改变将导致空间电荷区的宽度的微分改变, 以及电荷密度的微分改变。串联总电容 $C'(\text{dep})$ 为:

$$C'(\text{depl}) = \frac{C_{ox}}{1 + \frac{C_{ox}}{C'_{SD}}} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right) x_d}$$

其中, $C_{ox} = \epsilon_{ox}/t_{ox}$ 和 $C'_{SD} = \epsilon_s/x_d$

$$V_G \uparrow \Rightarrow x_d \uparrow \Rightarrow C'(\text{dep}) \downarrow$$



59

3.4 C-V Characteristics


➤ 本征状态(Intrinsic state)

阈值反型点:

- ① 阈值反型点得到最小电容 C'_{min}
- ② $\phi_s = 2\phi_{fp}$
- ③ 耗尽区宽度达到最大值
- ④ 反型层电荷密度为0

$$C'(\text{dep}) = \frac{C_{ox}}{1 + \frac{C_{ox}}{C'_{SD}}} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right) x_d}$$

$$C'_{min} = \frac{\epsilon_{ox}}{t_{ox} + \left(\frac{\epsilon_{ox}}{\epsilon_s}\right) x_{dT}}$$




60

3.4 C-V Characteristics



中反型/中等反型:

当栅压仅改变空间电荷密度时和当栅压仅改变反型层电荷时的过渡区。



61

3.4 C-V Characteristics



热运动

电子从价带激发到导带, 产生自由电子和空穴(电子热运动挣脱共价键束缚的过程), 半导体始终存在热运动过程, 不断有电子空穴对的产生和复合。

反型层中的电荷来源(热运动产生的少子):

① P型衬底中的少子(电子)穿过耗尽层后到达反型层(扩散+漂移):

② 耗尽层中由热运动形成的电子空穴对, 即pn结中反偏产生电流。

栅压正向变化对应电子产生过程, 负向变化对应电子复合过程, 而少子(电子)的“产生与复合”过程是需要时间的, 反型层中的少子浓度不能瞬间发生改变, 反型层中的电荷能否跟上信号变化是与信号频率相关的。高频时, 只有金属和空间电荷区中的电荷发生改变, MOS电容器的电容就是前面所述的 C'_{min} 。

电容-电压特性时用来测量电容的交流信号频率的函数

62


3.4 C-V Characteristics



强反型状态(低频)

C-V特性测量时 V_G 发生变化(直流偏压叠加交流信号)。加大的正的栅压直流分量使半导体表面进入强反型状态, 同时“栅压的交流分量变化较慢(低频)”, 反型层中的电荷(少子)跟得上栅压的变化。

$$C'(\text{inv}) = C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$



63


3.4 C-V Characteristics



强反型状态(高频)

施加较大的正直流栅压使反型层电荷出现, 但高频时, 反型层电荷不会响应栅电压的微小改变, 这时只有耗尽层电容对C有贡献, 此时耗尽层宽度乃至耗尽层电容基本不随栅压变化而变化。当信号频率很高时, 只有金属和空间电荷区处的电荷区发生改变, MOS电容器的电容就是 C'_{min} 。

$$C'(\text{inv}) = C'(\text{dep})_{min} = \frac{\epsilon_{ox}}{t_{ox} + \frac{\epsilon_{ox}}{t_{ox}} x_{dT}}$$




64

3.4 C-V Characteristics



➤ N型与P型的比较



65

65

3.4 C-V Characteristics



➤ 固定栅氧化层电荷和界面电荷效应

以下两种电荷常存在于氧化层中，它们对MOS的C-V特性曲线有影响：

- ① 固定的栅氧化层电荷；
- ② 氧化层-半导体界面电荷；

➤ 固定的栅氧化层电荷

$$\text{平带电压: } V_{FB} = \phi_{ms} - \frac{Q'_{ss}}{C_{OX}}$$

其中： Q'_{ss} ：固定氧化层电荷
 ϕ_{ms} ：金属-半导体功函数差

66

66

3.4 C-V Characteristics




① 氧化层电荷的影响


$Q'_{ss} \uparrow \Rightarrow V_{FB} \downarrow \Rightarrow C-V$ 曲线左移，反之右移

Q'_{ss} 使得S表面处于任状态时与无 Q'_{ss} 相比 V_G 都左移， Q'_{ss} 不是栅压的函数，栅压改变不影响 Q'_{ss} 大小，移量相等。

例图：如果 Q'_{ss} 均为正电荷，需要额外牺牲负电荷来中和界面的正电，所以平带电压更负。



$$C'_{FB} = \frac{\epsilon_{ox}}{t_{ox} + \frac{\epsilon_{ox}}{t_{ox}} \sqrt{\frac{kT}{e} \frac{\epsilon_s}{eN_a}}}$$



不同有效氧化层陷阱电荷值下，p型MOS电容器高频电容与栅压的函数关系图

67

67


3.4 C-V Characteristics



② 界面陷阱的分类：

界面态：半导体在界面处周期性突然终止，以便允许电子能级存在于禁带中这些允许的能态称为界面态。

被电子占据(在 E_{FS} 之下)带负电，不被电子占据(在 E_{FS} 之上)为中性；



被电子占据(在 E_{FS} 之下)为中性，不被电子占据(在 E_{FS} 之上)带正电；

氧化层界面处界面态示意图

68


68

3.4 C-V Characteristics



②界面陷阱的影响：堆积状态

堆积状态：界面陷阱带正电，C-V曲线左移，平带电压更负；



69


3.4 C-V Characteristics



②界面陷阱的影响：

本征态：界面电荷不带电，对C-V曲线无影响；

禁带中央：界面陷阱不带电，对C-V曲线无影响，CV曲线实虚线重合。




70

3.4 C-V Characteristics



②界面陷阱的影响：

本征之前： $E_{Fi} > E_F$ ，总有施主态在 E_{FS} 之上，施主态失去电子界面陷阱带正电。正施主态数量是栅压的函数。C-V曲线左移，左移量随栅压不等




71

3.4 C-V Characteristics



②界面陷阱的影响：

反型状态：界面陷阱带负电，C-V曲线右移，阈值电压更正。本征之后： $E_{fi} < E_F$ ，总有受主态得到电子，界面陷阱带负电，C-V曲线右移，右移量随栅压不等。




72

3.4 MOSFET Capacitance



► 表面空间电荷层电荷与表面势的关系


P型Si衬底 V_{GS} ↑时，半导体表面状态的变化。



73

73

3.5 MOSFET Capacitance



P型硅 电荷浓度

74

74

3.4 C-V Characteristics



► 理想情况C-V特性

- ① C-V特性概念和C-V特性测试原理;
- ② MOS电容在不同半导体表面状态下的特点和公式;
- ③ 频率特性;
- ④ 高低频情况图形及解释;
- ⑤ 思考: 若直流电压变化快, C-V曲线如何?

► 非理想C-V曲线

- ① 氧化层电荷对CV特性影响;
- ② 界面态产生、分类及对C-V特性影响。

75


75

3.5 I-V Characteristics



1. 当 V_{GS} 对沟道的控制作用

- ① 当 $V_{GS} \leq 0$ 时, 无导电沟道, d、s间加电压时, 二氧化硅也无电流产生;
- ② 当 $0 < V_{GS} < V_T$ 时, 产生电场, 但未形成导电沟道, d、s间加电压后, 没有电流产生;
- ③ 当 $V_{GS} \geq V_T$ 时, 在电场作用下产生导电沟道, d、s间加电压后, 将有电流产生。



76


76

3.5 I-V Characteristics



2. 当 V_{DS} 对沟道的控制作用

夹断后, $V_{DS} \uparrow \rightarrow$ 夹断区延长 $\rightarrow$ 沟道电阻 $\uparrow \rightarrow i_D$ 基本不变




81

3.5 I-V Characteristics



3. 当 V_{DS} 和 V_{GS} 同时作用时

当 V_{GS} 一定, V_{DS} 变化时, 给定一个 V_{GS} , 就有一条不同的 i_D - V_{DS} 曲线。



82

3.5 I-V Characteristics



► I-V特性曲线

为推导出基本的MOSFET特性, 将基于下列的理想条件:

- ① 漏区和源区的电压降可以忽略不计;
- ② 在沟道区不存在复合-产生电流;
- ③ 沿沟道的扩散电流比由电场产生的漂移电流小得多;
- ④ 在沟道内载流子的迁移率为常数;
- ⑤ 沟道与衬底间的反向饱和电流为零;
- ⑥ 缓变沟道近似成立, 即跨过氧化层的垂直于沟道方向的电场分量 E_x 与沟道中沿载流子运动方向的电场分量 E_y 无关。沿沟道方向电场变化很慢。

83

83

3.5 I-V Characteristics




► I-V特性曲线

(1) 输出特性及大信号特性方程

$$i_D = f(v_{DS}) \Big|_{v_{GS} = \text{const.}}$$

① 截止区

当 $V_{GS} < V_T$ 时, 导电沟道尚未形成, $i_D = 0$, 为截止工作状态。



84

84

3.5 I-V Characteristics



② 可变电阻区 (Linear Region)

当 $V_{GS} > V_T$, 且 $V_{DS} < (V_{GS} - V_T)$ 时:

$$i_D = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$

$$i_D = \beta_n [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$


其中: $\beta_n = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) = K_n \cdot \left(\frac{W}{L} \right)$

μ_n : 反型层中电子迁移率;

C_{ox} : 单位面积栅极(与衬底间)氧化层电容;

β_n : 导电因子(增益因子), 单位: mA/V^2 ;

K_n : 工艺因子, $K_n = \frac{\mu_n C_{ox}}{2}$ 。



85

85

3.5 I-V Characteristics



② 可变电阻区 (非饱和区/线性区)


$$i_D = \beta_n [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$

当 V_{DS} 很小时, 上式可简化为:

$$i_D \approx 2\beta_n (V_{GS} - V_T)V_{DS}$$

$$r_{dso} = \frac{dV_{DS}}{di_D} \bigg|_{V_{GS}=\text{const.}} = \frac{1}{2\beta_n (V_{GS} - V_T)}$$

所以 r_{dso} 是一个受 V_{GS} 控制的可变电阻。



86

86



3.5 I-V Characteristics



③ 饱和区 (Saturation Region)

当 $V_{GS} > V_T$, 且 $V_{DS} \geq (V_{GS} - V_T)$ 时:

$$i_D = \beta_n (V_{GS} - V_T)^2, \text{ 其中, } \beta_n = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) = K_n \cdot \left(\frac{W}{L} \right)$$



87

87

3.5 I-V Characteristics



N-MOS晶体管 (V_T 为正值) 的电流方程为:

$$\begin{cases} \text{截止状态: } i_D \approx 0 & V_{GS} < V_T \\ \text{线性工作状态: } i_D = \beta_n [2(V_{GS} - V_T)V_{DS} - V_{DS}^2] & V_{GS} > V_T, V_{DS} < V_{GS} - V_T \\ \text{饱和工作状态: } i_D = \beta_n (V_{GS} - V_T)^2 & V_{GS} > V_T, V_{DS} \geq V_{GS} - V_T \end{cases}$$

P-MOS晶体管 (V_T 为负值) 的电流方程为:

$$\begin{cases} \text{截止状态: } i_D \approx 0 & V_{GS} > V_T \\ \text{线性工作状态: } i_D = -\beta_p [2(V_{GS} - V_T)V_{DS} - V_{DS}^2] & V_{GS} < V_T, V_{DS} > V_{GS} - V_T \\ \text{饱和工作状态: } i_D = -\beta_p (V_{GS} - V_T)^2 & V_{GS} < V_T, V_{DS} \leq V_{GS} - V_T \end{cases}$$

综上所述, MOS晶体管的电流大小是由沟道的导电特性和加在三个端子上的偏压所决定的; 沟道导电特性主要由工艺参数及晶体管的尺寸决定。


88

88

3.5 I-V Characteristics



➤ N-Channel Depletion Mode MOSFET



➤ 二氧化硅绝缘层中掺有大量的正离子可以在正或负的栅源电压下工作，而且基本上无栅流。

89


89

3.5 I-V Characteristics



➤ N-Channel Depletion Mode MOSFET

2. I-V 特性曲线




90

90

3.5 I-V Characteristics



➤ P-Channel MOSFET



增强型PMOS管的结构示意图

(a) 增强型电路符号

(b) 耗尽型电路符号

91

91

3.5 I-V Characteristics



➤ 沟道长度调制效应

在饱和区，随着 V_{ds} 的增加，导电沟道的实际长度逐渐减小， I_{ds} 相应增大，这一效应称为**沟道长度调制效应**。管子的 L (单位为 μm) 尺寸愈大，沟道长度调制效应愈小。实际上饱和区的曲线并不是平坦的，修正后

$$I_{DS} = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) (V_{GS} - V_T)^2 (1 + \lambda V_{DS}) = \beta_n (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

其中， $\lambda = (\Delta L / L) / V_{DS} \propto 1/10L$

ΔL : 导电沟道缩小量;

λ : 沟道长度调制系数;

92

92

3.5 I-V Characteristics




沟道长度调制效应

λ_n 和 λ_p 为沟道长度调制系数, 即 V_{DS} 对沟道长度的影响。随着栅长 L 的增加, 沟道长度调制效应减轻($I_D \sim V_{DS}$ 曲线的斜率变小), 但漏极电流相应减小, 为了保持同样的漏极电流必需相应增大栅宽 W (即保持管子的宽长比 W/L 不变)。当不考虑沟道调制效应时, $\lambda=0$, 曲线是平坦的。

$$\text{NMOS: } \lambda_n \approx \frac{1}{V_A} \approx 0.01/V$$

$$\text{PMOS: } \lambda_p \approx \frac{1}{V_A} \approx 0.02/V$$




93

3.5 I-V Characteristics



沟道长度调制效应

下图中给出了0.25 μm CMOS工艺条件下 λ 随 L 的变化曲线。可以看出, 当 L 大于0.5 μm ($=2L_{min}$)时 λ 趋于平缓变化。因此, 在模拟CMOS电路中, 通常不使用工艺允许的最小栅长 L_{min} , 以减小 λ 值, 提高放大器的增益。通常取 $L = (4 \sim 8) \times L_{min}$ 。



94

3.5 I-V Characteristics



	NMOS		PMOS	
	增强型	耗尽型	增强型	耗尽型
衬底	p		n	
S/D	n ⁺		p ⁺	
载流子	电子		空穴	
V_{DS}	+		-	
I_{DS}	D $\rightarrow$ S		S $\rightarrow$ D	
载流子运动方向	S $\rightarrow$ D		S $\rightarrow$ D	
V_T	+	-	-	+
符号				

95

95

3.5 I-V Characteristics



类型	剖面图	输出特性	转移特性
n沟增强型 (常关)			
n沟耗尽型 (常开)			
p沟增强型 (常关)			
p沟耗尽型 (常开)			

96

96

3.6 Threshold Voltage



➤ 阈值电压 V_T 的定义


MOS管沟道区的半导体表面达强反型，形成导电沟道时所需的栅源电压，以 V_T 表示。

$$V_T = V_{FB} + V_{OX} + V_S$$

其中： V_{FB} ：平带电压；

V_{OX} ：栅电压 V_G 降落在栅极 SiO_2 绝缘层上的部分；

V_S ：栅电压 V_G 降在半导体表面的耗尽层上的部分。



97

97


3.6 Threshold Voltage



➤ 平带电压 (V_{FB})

1. 实际MOS结构：1) 金半的接触电势差： $\phi_{ms} \neq 0$ ；
2) SiO_2 绝缘层电荷： $Q_{OX} \neq 0$ ；
 2. 无偏压时MOS结构中由于功函数差会引起表面能带弯曲；
 3. SiO_2 栅绝缘层中的电荷可在半导体表面感应出表面电荷；
- 为了使表面势为0，需在栅极加上偏压 V_{FB}

$$V_G = V_{FB} = \phi_{ms} - \frac{Q'_{ox}}{C_{ox}}$$



98

98

3.6 Threshold Voltage



➤ V_{OX} 求解

强反型时的电荷分布


$$Q_G + Q_{OX} + Q_n + Q_B = 0$$

Q_G ：金属栅上的面电荷密度；

Q_{OX} ：栅绝缘层中的面电荷密度；

Q_n ：反型层中电子电荷面密度；

Q_B ：半导体表面耗尽层中空间电荷面密度；



99

99

3.6 Threshold Voltage



➤ V_{OX} 求解


强反型时的电荷分布

1. 理想状态： $Q_{ox}=0$, $V_{ms}=0$
2. 沟道形成时的临界状态： $Q_n=0$
3. 出现强反型后： $x_d \rightarrow x_{dmax}$

(强反型时可视为 $n+p$)

$$x_{dmax} = \left[\frac{2\epsilon\epsilon_0 V_S}{qN_A} \right]^{\frac{1}{2}} = \left[\frac{4\epsilon\epsilon_0 kT}{q^2 N_A} \ln \frac{N_A}{n_i} \right]^{\frac{1}{2}}$$

$$Q_{Bmax} = -qN_A x_{dmax} = -[2\epsilon\epsilon_0 qN_A V_S]^{\frac{1}{2}}$$



100

100

3.6 Threshold Voltage




➤ V_{ox} 求解

强反型时的电荷分布

理想假设条件下不考虑

$$Q_G = -(Q_n + Q_B + Q_{ox}) \approx -Q_{B\max}$$

刚达到强反型时 Q_n 分布在表面很薄的一层内 $Q_n \ll Q_B$



101

101

3.6 Threshold Voltage



➤ V_{ox} 求解

强反型时的电荷分布


$$V_{ox} = \frac{Q_G}{C_{ox}}$$

单位面积栅电容

$$= -\frac{Q_{B\max}}{C_{ox}} = \frac{[2\epsilon_s \epsilon_0 q N_A V_S]^{\frac{1}{2}}}{C_{ox}}$$

$$C_{ox} = \frac{\epsilon_{ox} \epsilon_0}{t_{ox}}$$

栅氧化层厚度



➤ 在器件的制造过程中可通过向沟道区注入杂质来调整阈值电压，其实质是改变氧化层界面处衬底的掺杂浓度。

102

102

3.4 Threshold Voltage



➤ 理想状态MOSFET的阈值电压

$$V_G = V_{ox} + V_S$$

$$V_S = 2\phi_F = \frac{2kT}{q} \ln \frac{N_A}{n_i}$$

$$V_T = -\frac{Q_{B\max}}{C_{ox}} + 2\phi_F = \frac{(2\epsilon_s \epsilon_0 q N_A 2\phi_F)^{\frac{1}{2}}}{C_{ox}} + 2\phi_F$$

103

103

3.6 Threshold Voltage



➤ 实际状态MOSFET的阈值电压

由MOS结构的


$$Q_{ox} \neq 0, V_{ms} \neq 0$$

引起:

$$V_{FB} = -V_{ms} - \frac{Q_{ox}}{C_{ox}}$$

$$V_G = V_{FB} + V_{ox} + V_S$$

$$V_T = -V_{ms} - \frac{Q_{ox}}{C_{ox}} - \frac{Q_{B\max}}{C_{ox}} + 2\phi_F$$



104

104

3.6 Threshold Voltage



实际状态MOSFET的阈值电压

NMOS:

$$V_{TN} = -\frac{Q_{ox}}{C_{ox}} + \frac{qN_A x_{d\max}}{C_{ox}} + \frac{2kT}{q} \ln \frac{N_A}{n_i} - V_{ms}$$

PMOS:

$$V_{Tp} = -\frac{Q_{ox}}{C_{ox}} - \frac{qN_D x_{d\max}}{C_{ox}} - \frac{2kT}{q} \ln \frac{N_D}{n_i} - V_{ms}$$

$$V_{ms} = -\phi_{ms} = \phi_s - \phi_m$$

105

105

3.6 Threshold Voltage




实际状态MOSFET的阈值电压

非平衡下的 V_T ($V_{DS} > 0$)

场感应结: $x'_{d\max} = \left[\frac{2\epsilon\epsilon_0(V_S + V(y))}{qN_A} \right]^{\frac{1}{2}}$

$$Q'_{B\max} = -qN_A x'_{d\max} = -[2\epsilon\epsilon_0 q N_A (V_S + V(y))]^{\frac{1}{2}}$$

$$V_{DS} \uparrow \longrightarrow Q'_{B\max} \uparrow \longrightarrow V_{Tn} \uparrow$$



106

106

3.6 Threshold Voltage



影响阈值电压的因素:

- ① 栅电容 C_{ox}
- ② 接触电势
- ③ 衬底杂质浓度的影响
- ④ 氧化层电荷密度的影响
- ⑤ 窄短沟效应对阈值电压的影响
- ⑥ 体效应对阈值电压的影响

107

107

3.6 Threshold Voltage



影响阈值电压的因素:


(1) 栅电容 C_{ox}

$$V_{Tn}' = -\frac{Q_{ox}}{C_{ox}} + \frac{1}{C_{ox}} \left\{ 2\epsilon\epsilon_0 q N_A [V_S + V(y) + |V_{BS}|] \right\}^{\frac{1}{2}} + \frac{2kT}{q} \ln \frac{N_A}{n_i} - V_{ms}$$

$$C_{ox} = \frac{\epsilon_0 \epsilon_{ox}}{t_{ox}}$$

$$|V_T| \downarrow \longrightarrow C_{ox} \uparrow \longrightarrow t_{ox} \downarrow$$

- ① 减小氧化层厚度;
- ② 选用较大介电系数的材料作栅介质膜;



108

108

3.6 Threshold Voltage



➤ 影响阈值电压的因素：


(2) 接触电势差

$$V_{ms} = \frac{W_s - W_m}{q} \xrightarrow{\text{修正}} V_{ms} = \frac{W'_s - W'_m}{q} \quad (\text{由于金半之间有一层氧化层})$$

$$\text{P-Si: } V_{ms} = \frac{1}{q} \left(\chi' + \frac{E_g}{2} - W'_m \right) + \frac{kT}{q} \ln \frac{N_A}{n_i} \quad N_A \uparrow \quad V_{ms} \uparrow \quad V_{Tn} \downarrow$$

$$\text{N-Si: } V_{ms} = \frac{1}{q} \left(\chi' + \frac{E_g}{2} - W'_m \right) - \frac{kT}{q} \ln \frac{N_D}{n_i} \quad N_D \uparrow \quad V_{ms} \downarrow \quad |V_{Tp}| \downarrow$$

① 用硅栅工艺(用多晶硅作栅极)



109

109

3.6 I-V Characteristics



➤ 影响阈值电压的因素：

(3) 衬底杂质浓度的影响

衬底掺杂浓度对阈值电压的影响很大。如果仅使沟道区衬底表面区域的掺杂浓度提高而整个衬底仍维持较低掺杂浓度，就可在不影响其它性能的前提下得到合适的阈值电压。离子注入可以很好的控制注入杂质的数量和深度。离子注入可以注入和衬底相同类型的杂质，如P型硅衬底注硼；也可以注入和衬底相反类型的杂质，如P型硅衬底注磷或砷。制作增强型的NMOS管，需要注入和衬底相同类型的杂质，做作耗尽型NMOS，要注入和衬底相反类型的杂质，以便形成原始的导电沟道。

110

110

3.6 Threshold Voltage



➤ 影响阈值电压的因素：

(3) 衬底杂质浓度的影响

$$\text{费米势: } \varphi_F = \frac{kT}{q} \ln \frac{N_A}{n_i} \quad \varphi_F = -\frac{kT}{q} \ln \frac{N_D}{n_i}$$


杂质浓度增加两个数量级时，费米势仅变化0.1V，影响较小。

耗尽层电荷：影响最大，可离子注入调整

$$V_{ms} \quad Q_{B \max} = [2\epsilon\epsilon_0 q N_D 2\varphi_F]^{1/2} \quad \text{PMOS}$$

$$Q_{B \max} = -q N_A x_{d \max} = -[2\epsilon\epsilon_0 q N_A 2\varphi_F]^{1/2} \quad \text{NMOS}$$

综合起来，耗尽层电荷影响最大，可离子注入调整杂质浓度增加4个数量级时，功函数差变化0.2eV



111

111

3.6 Threshold Voltage



➤ 影响阈值电压的因素：

(3) 衬底杂质浓度的影响

- ① 现代MOS技术中，常选用低掺杂的材料作为衬底。为了达到预期的阈值电压，一般采用离子注入的方法向沟道所在区域注入一定量的杂质离子，通过控制注入剂量和注入深度以调整沟道区的杂质分布，从而达到调整阈值电压的目的；
- ② 此方法既适用表面沟道器件，也适用埋沟器件。对NMOS或PMOS，增强型或耗尽型，其注入杂质的类型与注入深度有所不同，应根据具体器件的结构予以确定；
- ③ 离子注入的杂质分布可作δ函数近似或阶跃函数近似。 D_I 为单位面积的受主杂质浓度，采用一级近似，离子注入引起的阈值电压的变化可用下式近似估算：

$$\Delta V_T = \frac{q D_I}{C_{ox}}$$

112

112

3.6 Threshold Voltage



➤ 影响阈值电压的因素：

(4) 氧化层电荷密度的影响

- ① 栅氧化层中的电荷密度 Q_{ox} 严重地影响着MOSFET的工作模式(D型或E型)及阈值电压的高低。在MOS器件发展的过程中，早期曾因之一因素的影响而使之控制不灵、性能不稳定以致不能实际应用。
- ② SiO_2 中的电荷包括 **可动电荷**、**陷阱电荷** 及 **固定电荷** 等。可动电荷主要包括多种金属离子，如钠离子沾污，钠离子随着器件温度的升高而快速漂移，致使阈值电压随之漂移。陷阱电荷由辐射引起，它会通过俘获热电子而带负电，同样引起阈值电压的漂移。

113

113

3.6 Threshold Voltage



➤ 影响阈值电压的因素：

(4) 氧化层电荷密度的影响

- ③ 固定电荷则来源于界面附近 SiO_2 层中的硅离子过剩，由热氧化过程引起，它强烈的依赖于晶体取向和氧化及退火的条件，(100)面的固定电荷面密度最低，(111)面的固定电荷面密度最高，故MOS器件常选用(100)面的硅晶片作为衬底。

114

114

3.6 Threshold Voltage



➤ 影响阈值电压的因素：

(4) 氧化层电荷密度的影响

NMOS: $Q_{ox} = qN_{ox}$


- ① N_A 一定时， $Q_{ox} \uparrow$ $V_T \downarrow$ (+ $\rightarrow$ 0 $\rightarrow$ -)

- ② 当 $\frac{Q_{ox}}{q} \geq 10^{12}$ 时， N_A 在 $10^{15} cm^{-3}$ 仍是 $V_{Tn} < 0$ ，为DMOS

- ③ $\frac{Q_{ox}}{q}$ 比较低， $\frac{Q_{ox}}{q} < 10^{11} cm^{-2}$ 时，

可通过 N_A 高低控制， $N_A > 10^{15} cm^{-3}$ ，形成EMOS

- ④ $N_A < 10^{15} cm^{-3}$ ， V_T 与 N_A 无关，NMOS易形成耗尽型



115

115

3.6 Threshold Voltage



➤ 影响阈值电压的因素：


(4) 氧化层电荷密度的影响

PMOS: $|Q_{ox}| \uparrow \quad |V_{Tp}| \uparrow \quad V_{Tp} < 0$

- ① 当 V_{Tp} 始终小于0，为EMOS；

- ② 当 $N_D < 10^{14}$ 时，其阈值电压主要由 Q_{ox} 决定；只有在 $N_D > 10^{15}$ 时，其 V_T 才随 N_D 迅速变化。

- ③ E-PMOS成为D-PMOS，可预制一层P型预反型层或利用 Al_2O_3 膜的负电荷效应，制作 Al_2O_3/SiO_2 复合栅。



116

116

3.6 Threshold Voltage



➤ 影响阈值电压的因素:

(4) 氧化层电荷密度的影响

④ 在现代MOS工艺中, 经过退火处理及采用磷硅玻璃 (PSG) 一类的钝化膜能将钠沾污及辐射等因素引起的氧化层电荷加以消除, 氧化层电荷主要为固定电荷。在“超净”的环境下已使氧化层表面态密度降低到 10^{11}cm^{-2} 数量级。故在工艺稳定的条件下, 可认为 Q_{ox} 不变, 对于结构已定的器件, 主要通过调整衬底杂质浓度与二氧化硅层厚度来控制阈值电压。

⑤ 同时阈值电压还和温度有关。 $n_i \rightarrow$ 费米势。

117

117


3.6 Threshold Voltage



➤ 影响阈值电压的因素:

(5) 窄短沟效应对阈值电压的影响

① 窄沟道效应: 每个器件四周都有场氧保护, 由于边缘场的影响, 使沟道区耗尽层在沟道宽度两侧向场区有一定的扩展, 当沟道宽度较大时, 耗尽层向两侧场区扩展部分可以忽略; 但对于窄宽度的器件, 边缘场造成的耗尽层电荷量比原来计算的大, 由于扩展部分由栅压引起, 所以窄沟道效应使阈值电压增大。



118

118


3.6 Threshold Voltage



➤ 影响阈值电压的因素:

(5) 窄短沟效应对阈值电压的影响

② 短沟道效应: 长沟道时, 栅压引起的耗尽层近似为矩形, 忽略源漏耗尽层向沟道区内的扩展; 当沟道长度很短时, 源漏耗尽层的扩展变得不可忽略, 会分担一部分耗尽区, 使作用的栅压减小, 使阈值电压下降。



所以可以使短、窄沟效应互相补偿。

119


119

3.6 Threshold Voltage



➤ 影响阈值电压的因素:

(6) 体效应 (“Body effect” or “Back-gate effect”) 对阈值电压的影响



① More holes are extracted from the surface to the body electrode;

② Negative charge increase, depletion region wider.

$V_B \downarrow, Q_d \uparrow$. Therefore, larger V_{GS} is needed to obtain inversion at surface. $\rightarrow V_{TH}$ increases.

120

120

3.6 Threshold Voltage



➤ 影响阈值电压的因素:

(6) 体效应("Body effect" or "Back-gate effect")对阈值电压的影响

- ① 衬底相对于源端的偏置电压称为**衬底偏压** V_{BS} ;
- ② 衬底偏压对阈值电压的影响就叫做**体效应**或**背栅效应**; NMOS一般存在负衬底偏压($V_{BS} < 0$), 负衬底偏压使“源区-沟道-漏区”与衬底之间的P-N结处于反偏, V_B 越来越“负”时, 更多的空穴将被吸引到衬底电极, 而在P型衬底的表面留下更多的负电荷(负离子), 从而使衬底耗尽层变宽, 耗尽层电荷数增加, 进一步屏蔽了栅压形成的电场, 要在半导体表面感应出反型载流子则需要更大的栅压, 从而 导致形成反型层的阈值电压升高。

121

121

3.6 Threshold Voltage



➤ 影响阈值电压的因素:

(6) 体效应对阈值电压的影响

- ③ 衬底偏置效应与体效应系数有关系: 体效应系数越大, 衬底偏压对阈值电压的影响越大。对NMOS管负的衬底偏压的作用是阈值电压提高。

$$Q_{dep0} = \sqrt{2qN_{sub}\epsilon_{si}2\Phi_F} \quad Q_{dep} = \sqrt{2qN_{sub}\epsilon_{si}(2\Phi_F + V_{SB})}$$

其中: $V_{TH} = \Phi_{MS} + 2\Phi_F + \frac{Q_{dep}}{C_{ox}}$ From Q_{dep0} to Q_{dep} $\rightarrow V_{TH} \uparrow$

$$= \Phi_{MS} + 2\Phi_F + \frac{Q_{dep0}}{C_{ox}} + \frac{Q_{dep} - Q_{dep0}}{C_{ox}}$$

$$= V_{TH0} + \gamma(\sqrt{2\Phi_F + V_{SB}} - \sqrt{2\Phi_F})$$

$\gamma = \frac{1}{C_{ox}} \sqrt{2q\epsilon_{si}N_{sub}}$

γ : Body-effect coefficient, and is provided by foundry. (For a 0.5 μ m CMOS process, NMOS $\gamma = 0.4V^{1/2}$, PMOS $\gamma = -0.4V^{1/2}$)

122

122

3.6 Threshold Voltage



(6) 体效应对阈值电压的影响

④ 体效应系数 (当 $V_{SB} \neq 0$)

- a) NMOS ($V_{SB} > 0$): $V_{TH} = V_{TH0} + \gamma(\sqrt{V_{SB} + 2\Phi_F} - \sqrt{2\Phi_F})$
 V_{TH0} : 当 $V_{SB}=0$ 时的阈值电压
 $2\Phi_F$: 典型值=0.6V
- b) PMOS ($V_{BS} > 0$): $V_{TH} = V_{TH0} + \gamma(\sqrt{V_{BS} + 2\Phi_F} - \sqrt{2\Phi_F})$
 $2\Phi_F$: 典型值=0.75V

123

123

3.7 寄生电容



➤ 集成电路器件结构中, 将导电层以绝缘介质隔离就形成了电容。根据物理来源, 器件**寄生电容**可分为两类: **氧化相关电容**和**结电容**。


➤ 寄生电容及与其相连的等效电阻的共同作用决定MOS电路系统的动态响应(开关速度)。一个接有负载的MOS逻辑门输出端的总的**负载电容**包括下面几部分:

- ① 栅极电容: 与该逻辑门输出端相连各管的输入电容。
- ② 扩散区电容: 与该逻辑门输出端相连的漏区电容。
- ③ 布线电容: 该逻辑门输出端连到其它各门的连线形成的电容。

124

124

3.7 寄生电容



典型N阱1μm工艺的扩散电容值 (单位: pF/μm²)

	N 管源、漏区或连线	P 管源、漏区或连线
C_{jn}	2×10^{-4}	5×10^{-4}
C_{jp}	4×10^{-4}	4×10^{-4}

129

3.7 寄生电容



由于耗尽层的厚度和结两边的电压 V_j 有关, 所以 C_{ja} 和 C_{jp} 都是结电压 V_j 的函数
即

$$C_j = C_{j0} \left(1 - \frac{V_j}{\phi_B} \right)^{-m}$$

式中: C_{j0} : $V_j = 0$ 时的结电容;

ϕ_B : 结的内建电势 (约为 0.6 V);

m : 梯度因子, 与结附近的杂质分布有关 (0.3~0.5)。

130

3.7 寄生电容



► 布线电容

金属、多晶硅、扩散区常被用作互连线, 它们相互之间以及它们与衬底之间都会形成电容。采用简单的平行板电容器模型可粗略估计这些电容值的大小为

$$C = \frac{\epsilon}{t} A$$

式中: ϵ : 介质的绝对介电常数;

t : 介质的厚度;

A : 互连线的面积。


80

131

3.7 寄生电容



► 平行板电容模型忽略了由边缘电场引起的边缘效应。互连线对衬底及互连线之间都有边缘效应, 这样估算的电容比实际值要小。随着连线的宽度和高度按比例缩小, 边缘效应的影响就更加显著。要进一步提高估算精度, 就要采用其它更为复杂的模型。



平行板电容及边缘效应

81

132

